Field-Programmable Gate Array (FPGA)
Un FPGA è un dispositivo a semiconduttore costituito da una matrice di blocchi logici configurabili (CLB), interconnessioni programmabili e blocchi hardware dedicati (slice DSP, block RAM, transceiver di I/O) che possono essere riconfigurati dal cliente dopo la fabbricazione — da cui il termine “field-programmable” (programmabile sul campo). A differenza di una CPU o di un microcontrollore che eseguono le istruzioni in sequenza, un FPGA implementa la logica digitale in parallelo, mappando gli algoritmi direttamente sul silicio. Il mercato globale degli FPGA ha raggiunto gli 11,02 miliardi di $ nel 2026 ed è previsto in crescita a un CAGR del 12–14% fino al 2030.
Fatti chiave
| Aspetto | Dettaglio |
|---|---|
| Architettura | Array di CLB + LUT (look-up table) + flip-flop + slice DSP + block RAM |
| Linguaggio di programmazione | VHDL o SystemVerilog (RTL); l’HLS supporta C/C++ per alcuni carichi di lavoro |
| Configurazione | Caricata da flash esterna all’avvio; riprogrammabile sul campo tramite JTAG o OTA remoto |
| Frequenze di clock tipiche | 200–800 MHz (i dispositivi di fascia alta raggiungono 1 GHz con regioni basate su PLL) |
| Densità logica (fascia alta) | Fino a 9,4 milioni di elementi logici (Intel Agilex 9, 7 nm); 1,9 M di LUT (AMD Versal Premium) |
| Efficienza energetica | Potenza da 2 a 10× superiore a un ASIC, ma di un ordine di grandezza inferiore a una CPU per i carichi di lavoro paralleli |
| Tempo per arrivare all’hardware funzionante | 3–6 mesi per un progetto di media complessità |
| Costo NRE | €10K–€150K tipici per RTL + PCB + verifica completi |
Come funzionano gli FPGA
Il blocco fondamentale di un FPGA è la Look-Up Table (LUT), una piccola porzione di memoria che implementa qualsiasi funzione booleana di N ingressi (tipicamente 4–6). Centinaia di migliaia di LUT sono collegate da un rete di interconnessioni programmabili. Blocchi di silicio dedicati accelerano le operazioni comuni: le slice DSP per il multiply-accumulate (essenziale per l’elaborazione dei segnali e l’IA), la block RAM per i buffer di dati on-chip e i transceiver seriali ad alta velocità (PCIe Gen4/5, Ethernet 10G–112G) per l’I/O.
Quando si “programma” un FPGA, si descrive il circuito digitale desiderato in un linguaggio di descrizione dell’hardware (HDL) come VHDL o SystemVerilog. La toolchain del fornitore (AMD Vivado, Intel Quartus, Microchip Libero) sintetizza l’HDL in una netlist, la mappa sulle risorse hardware del chip, instrada le connessioni e produce un bitstream che configura il chip all’avvio.
FPGA vs ASIC vs microcontrollore
| Criterio | FPGA | ASIC | Microcontrollore (MCU) |
|---|---|---|---|
| Riconfigurabilità | Completa — aggiornabile sul campo | Fissa dopo la fabbricazione | Solo aggiornamenti firmware |
| Time to market | 3–6 mesi | 12–24 mesi | Da settimane a mesi |
| Costo NRE | €10K–€150K | €500K–€10M+ | Minimo (schede di valutazione) |
| Costo unitario a volumi di 10K | €15–€200 | €2–€50 | €0,50–€15 |
| Parallelismo | Nativo — migliaia di operazioni/ciclo | Nativo | Sequenziale (DMA limitato) |
| Ideale per | Riconfigurabile, volume basso-medio, parallelo | Volume elevato, funzione fissa | Embedded generico |
Per i quadri decisionali, consulta la nostra guida ingegneristica FPGA vs ASIC.
Casi d’uso comuni (2026)
Gli FPGA dominano nelle applicazioni in cui contano il parallelismo, la bassa latenza o gli aggiornamenti dopo la messa in servizio:
- Difesa e aerospazio — Beamforming radar e sonar, guida di missili, guerra elettronica. La certificazione DO-254 è obbligatoria; nelle piattaforme spaziali si utilizzano famiglie tolleranti alle radiazioni come Microchip RTG4 e AMD Versal AI Edge.
- 5G e infrastruttura di telecomunicazioni — Banda base Massive MIMO, fronthaul (eCPRI) ed elaborazione dei pacchetti nelle stazioni base. La latenza deterministica è imprescindibile.
- Automazione industriale — Controllo motori in tempo reale, acceleratori PLC, sistemi di visione per l’ispezione automatizzata. I protocolli EtherCAT, PROFINET e TSN sono spesso implementati nella logica dell’FPGA.
- Trading ad alta frequenza — Parsing dei dati di mercato ed esecuzione degli ordini in tempi inferiori al microsecondo; l’FPGA è l’unica via per latenze nell’ordine di pochi nanosecondi.
- Diagnostica per immagini medica — Ricostruzione dei segnali TC e RM, beamforming a ultrasuoni con affidabilità di livello adeguato alla sicurezza del paziente.
- Accelerazione Edge AI — Overlay DPU (Deep Learning Processor Unit) su FPGA AMD/Xilinx per l’inferenza di reti neurali on-device. Consulta Edge AI.
- Elaborazione video — Codifica in tempo reale 4K/8K, pipeline di computer vision, apparecchiature di broadcast.
Fornitori e famiglie di FPGA (2026)
| Fornitore | Famiglia di punta | Nodo di processo | Elementi logici max | Elemento distintivo |
|---|---|---|---|---|
| AMD (Xilinx) | Versal AI Edge / Premium | 7 nm | 1,9 M di LUT | SoC adattivo + tile AI Engine |
| Intel (Altera) | Agilex 9 | Intel 7 | 9,4 M di LE | La densità più elevata disponibile |
| Lattice | Avant / Nexus | FD-SOI 16 nm | 500K di LUT | Consumo ultra-basso (15 mW a riposo) |
| Microchip | PolarFire / PolarFire SoC | 28 nm | 481K di LE | Tollerante alle radiazioni; il più basso consumo statico |
| Efinix | Titanium Ti180 | 16 nm | 180K di LE | Core RISC-V hardware; il costo per LUT più basso |
| NanoXplore (UE) | NG-Large / NG-Ultra | 65 nm | 540K di LE | FPGA di livello spaziale, sovrano UE |
Per i progetti di sovranità hardware europea, NanoXplore è significativo — è l’unico fornitore di FPGA con sede nell’UE a disporre di silicio qualificato per lo spazio, in linea con il Chips Act dell’UE.
Quando scegliere un FPGA
Scegliete un FPGA se ricorre una o più delle seguenti condizioni: i requisiti potrebbero cambiare e richiedere aggiornamenti della logica hardware; il volume di produzione è inferiore a circa 50.000 unità; serve un’elaborazione dei segnali deterministica in tempo reale; il progetto deve poter essere aggiornato sul campo per rispondere a nuove minacce o protocolli; oppure sono necessarie tolleranza alle radiazioni e una lunga vita utile del prodotto (10–30 anni). L’FPGA è tipicamente l’unica opzione per l’elaborazione dei segnali al di sotto del microsecondo, le interfacce personalizzate e i sistemi di difesa riconfigurabili.
Evita l’FPGA quando il costo unitario è il fattore dominante (l’ASIC vince oltre le 500K unità), il carico di lavoro è adatto a un MCU standard con libreria DSP, oppure manca la capacità di ingegneria hardware (lo sviluppo FPGA richiede progettazione RTL, timing closure e competenze di PCB ad alta velocità — non semplice “coding”).
Termini correlati
- ASIC — Alternativa a funzione fissa rispetto all’FPGA per la produzione ad alto volume
- SoC — System-on-Chip; gli FPGA SoC integrano core ARM/RISC-V con logica programmabile
- RTL Design — La metodologia di descrizione dell’hardware utilizzata per programmare gli FPGA
- VHDL — Il principale HDL per lo sviluppo FPGA europeo
- DO-254 — Norma di garanzia di progettazione per gli FPGA nell’elettronica aeronautica
- Edge AI — Inferenza di reti neurali accelerata da FPGA a livello di dispositivo
Competenze FPGA di Inovasense
Inovasense fornisce servizi di progettazione FPGA end-to-end — dall’analisi dei requisiti e dalla specifica dell’architettura allo sviluppo RTL (VHDL/SystemVerilog), alla verifica constrained-random (UVM), al timing closure, alla progettazione della scheda e alla produzione in volume. Operiamo su AMD Versal, Intel Agilex, Lattice Avant, Microchip PolarFire e NanoXplore per applicazioni di difesa sovrane UE. Il nostro team ha esperienza di progetto DO-254 per hardware aeronautico ed esperienza nella conformità UE all’esportazione duale per i sistemi basati su FPGA spediti fuori dall’UE.
Riferimenti ufficiali
- DO-254 / ED-80 — Design Assurance for Airborne Electronic Hardware — RTCA, la norma di garanzia di progettazione FPGA applicabile in ambito aeronautico
- Chips Act dell’UE (Regolamento 2023/1781) — Quadro da 43 mld € a sostegno della sovranità europea sui semiconduttori, incluso lo sviluppo FPGA
- IEEE 1076 (norma VHDL) — L’HDL standardizzato dall’IEEE utilizzato per la maggior parte delle progettazioni FPGA europee