Qual è la differenza tra RISC-V e ARM?
ARM è un'architettura di processore proprietaria concessa in licenza da Arm Holdings, che alimenta il 99% degli smartphone e la maggior parte dei sistemi embedded. RISC-V è un'architettura del set di istruzioni (ISA) open source priva di canoni di licenza, che consente a chiunque di progettare, modificare e produrre processori RISC-V. ARM offre un ecosistema maturo, con silicio collaudato e ampio supporto software. RISC-V offre costi di licenza pari a zero, piena personalizzazione architetturale e nessun vincolo verso un singolo fornitore. Per i progetti embedded che richiedono l'integrazione di processori personalizzati, consultate i nostri servizi di progettazione FPGA, dove i soft core RISC-V vengono impiegati sempre più spesso.
Perché questa scelta conta ora
L’architettura del processore scelta per un prodotto embedded vi vincola per 5–15 anni di ciclo di vita del prodotto. Nel 2026 questa scelta è più rilevante che mai, perché:
-
RISC-V ha raggiunto la maturità produttiva. Al 2025 sono stati spediti oltre 10 miliardi di core RISC-V. Non è più una tecnologia sperimentale: SiFive, Espressif (ESP32-C3/C6), Bouffalo Lab e WCH spediscono silicio di produzione.
-
I costi di licenza di ARM sono in aumento. La quotazione in borsa di Arm Holdings e la successiva strategia aziendale hanno spinto al rialzo i canoni di licenza, in particolare per i progetti di scala IoT, dove i margini sono ridotti.
-
La sovranità digitale dell’UE richiede architetture aperte. L’investimento da 43 miliardi di euro dello EU Chips Act sostiene esplicitamente l’hardware open source, e la European Processor Initiative (EPI) sta costruendo i propri processori HPC su RISC-V.
-
L’AI all’edge richiede istruzioni personalizzate. L’ISA estensibile di RISC-V consente di aggiungere istruzioni personalizzate per l’accelerazione AI: l’ISA fissa di ARM non può eguagliare questa flessibilità. Vedere Edge AI.
Sbagliare significa o pagare troppo per le licenze ARM su un dispositivo IoT sensibile ai costi, o sottovalutare la maturità del tooling necessaria per un lancio in tempi critici.
Fondamenti architetturali
Cosa le rende simili
Sia ARM sia RISC-V sono architetture RISC (Reduced Instruction Set Computer):
- Architettura load/store: l’accesso alla memoria è separato dal calcolo
- Istruzioni a larghezza fissa (per lo più a 32 bit)
- Ampi register file (32 registri di uso generale in entrambe)
- Esecuzione in pipeline per un throughput elevato
Cosa le rende diverse
| Aspetto | ARM | RISC-V |
|---|---|---|
| Modello di licenza | Proprietario — pagamento per core o per chip | Open source (BSD) — gratuito per sempre |
| Estensioni ISA | Fissate da Arm Holdings (Neon, SVE, Helium) | Modulari — aggiunta libera di estensioni personalizzate |
| Codifica delle istruzioni | Variabile (Thumb-2: 16/32 bit) | A larghezza fissa pulita (base a 32 bit, compresse a 16 bit) |
| Versioni dell’architettura | ARMv7-M, ARMv8-M, ARMv9 (versionamento complesso) | Semplice: RV32I, RV64I + estensioni standard (M, A, F, D, C) |
| Retrocompatibilità | Estesa (decenni di supporto legacy) | Progetto da zero, nessun fardello legacy |
| Istruzioni personalizzate | Non consentite dalla licenza | Pienamente consentite e incoraggiate |
| Vincolo verso il fornitore | Legato alla roadmap e ai prezzi di Arm Holdings | Nessuna dipendenza da un singolo fornitore |
L’ISA modulare di RISC-V spiegata
L’innovazione chiave di RISC-V è il suo design modulare. Si scelgono solo le estensioni necessarie:
RV32I — Istruzioni intere di base (obbligatorie, 47 istruzioni)
+ M — Moltiplicazione/divisione intera
+ A — Operazioni atomiche (multi-core, RTOS)
+ F — Virgola mobile a precisione singola
+ D — Virgola mobile a precisione doppia
+ C — Istruzioni compresse (16-bit, riduzione del codice del 25-30%)
+ V — Operazioni vettoriali (SIMD, accelerazione AI)
+ B — Manipolazione dei bit
+ Zicsr — Registri di controllo/stato
+ Custom — Istruzioni personalizzate per la vostra applicazioneEsempio: un semplice sensore IoT necessita solo di RV32IMC (integer + multiply + compressed), un core minuscolo che impiega ~15K gate. Un processore applicativo in grado di eseguire Linux necessita di RV64IMAFDC, un core molto più grande ma comunque privo di costi di licenza.
Questa modularità è il motivo per cui RISC-V è particolarmente potente quando viene integrato negli FPGA: si può sintetizzare esattamente il processore necessario insieme ad acceleratori hardware personalizzati.
Confronto diretto delle prestazioni
Benchmark su silicio reale (dati 2026)
| Chip | Architettura | Core | MHz | CoreMark | CoreMark/MHz | Potenza | Prezzo (quantità 1K) |
|---|---|---|---|---|---|---|---|
| STM32F407 | ARM Cortex-M4 | M4 | 168 | 566 | 3,37 | 150 mW | 6,50 € |
| GD32VF103 | RISC-V (Bumblebee) | RV32IMAC | 108 | 360 | 3,33 | 90 mW | 2,80 € |
| ESP32-C3 | RISC-V | RV32IMC | 160 | 407 | 2,55 | 110 mW | 1,20 € |
| ESP32-S3 | ARM+Xtensa | Dual Xtensa LX7 | 240 | 1.181 | 4,92 | 310 mW | 2,50 € |
| STM32U5 | ARM Cortex-M33 | M33+TrustZone | 160 | 651 | 4,07 | 40 mW | 5,80 € |
| BL616 | RISC-V (T-Head E907) | RV32IMAFCP | 320 | 1.050 | 3,28 | 120 mW | 1,50 € |
| CH32V307 | RISC-V (RISC-V4F) | RV32IMAFCX | 144 | 476 | 3,31 | 80 mW | 1,80 € |
| SiFive U74 | RISC-V | RV64GC | 1.500 | 8.200 | 5,47 | 2 W | 15+ € (SoM) |
| NXP i.MX 8M | ARM Cortex-A53 | A53 quad | 1.800 | 12.600 | 7,00 | 3 W | 18+ € |
Punti chiave:
- A livello MCU (Cortex-M vs RV32), le prestazioni per MHz sono comparabili — entro il 10–20%
- I processori applicativi ARM (Cortex-A) mantengono ancora il primato in termini di prestazioni grezze assolute
- I chip RISC-V sono costantemente più economici del 30–60% a parità di fascia di prestazioni
- L’efficienza energetica di RISC-V è competitiva, con alcuni chip in testa per prestazioni per watt
Dove ARM vince sulle prestazioni
- Processori applicativi ad alte prestazioni — Cortex-A78, A720, X4 sono anni avanti rispetto ai core applicativi RISC-V
- SoC con GPU integrata — le GPU ARM Mali e Immortalis non hanno equivalenti RISC-V
- Accelerazione AI — l’NPU ARM Ethos è collaudata in produzione; l’AI basata sulla vector extension di RISC-V è emergente
Dove RISC-V vince sulle prestazioni
- MCU a bassissimo consumo — core più piccoli, corrente di riposo inferiore
- Carichi di lavoro ad accelerazione personalizzata — le estensioni ISA personalizzate possono superare ARM di 10–100× per algoritmi specifici
- Soft core su FPGA — i core RISC-V si sintetizzano efficientemente su FPGA; ARM non offre alcuna licenza FPGA equivalente
Maturità dell’ecosistema: il vero fattore differenziante
Le prestazioni sono vicine. È nel divario di ecosistema che risiedono le vere differenze:
Strumenti di sviluppo
| Categoria di strumento | ARM | RISC-V |
|---|---|---|
| IDE | Keil MDK, IAR, STM32CubeIDE (maturi, integrati) | PlatformIO, Freedom Studio, basati su Eclipse (funzionali, meno rifiniti) |
| Compilatore | ARM GCC, ARM Compiler 6, IAR (altamente ottimizzati) | GCC (buono), LLVM/Clang (in rapido miglioramento) |
| Debugger | J-Link, ST-Link, ULINK (hardware + software maturi) | J-Link (parziale), OpenOCD (buono), probe personalizzate |
| RTOS | FreeRTOS, Zephyr, Mbed OS, ThreadX (supporto di prima classe) | FreeRTOS, Zephyr, RT-Thread (buon supporto, in crescita) |
| Linux | Maturo, milioni di implementazioni | Funzionale, supporto nel kernel mainline dal 2022 |
| Documentazione | Estesa, di livello professionale | Variabile — eccellente per i principali fornitori, scarsa per quelli minori |
Disponibilità di librerie software
| Libreria/Framework | Supporto ARM | Supporto RISC-V |
|---|---|---|
| TensorFlow Lite Micro | ✅ Ottimizzato (CMSIS-NN) | ⚠️ Funzionale, non ottimizzato |
| mbedTLS / WolfSSL | ✅ Accelerato via hardware | ⚠️ Solo software sulla maggior parte dei chip |
| CMSIS-DSP | ✅ Ottimizzazione specifica per ARM | ❌ Nessun equivalente (usare soluzioni personalizzate) |
| Stack Bluetooth (NimBLE) | ✅ Maturo | ✅ Buono (ESP32-C3/C6) |
| Stack Wi-Fi | ✅ Maturo | ✅ Buono (serie ESP32-C) |
| Stack USB (TinyUSB) | ✅ Maturo | ✅ In crescita |
| Controllo motori (FOC) | ✅ Librerie ottimizzate ST, TI | ⚠️ Limitato, per lo più personalizzato |
In sintesi: l’ecosistema di ARM ha oltre 15 anni di maturità in più. Se il vostro progetto necessita di una specifica libreria per periferiche, dell’integrazione di un RTOS o di una routine DSP ottimizzata, verificate il supporto RISC-V prima di sceglierlo.
Analisi delle licenze e dei costi
Struttura delle licenze ARM
Le licenze ARM operano per livelli:
| Tipo di licenza | Costo | Cosa si ottiene |
|---|---|---|
| Royalty per chip | 1–2% del prezzo del chip | Uso di un core ARM già progettato (es. Cortex-M4) |
| Licenza architetturale | 1–10 mln $ e oltre come anticipo + royalty | Progettazione di un proprio core ARM-compatibile |
| Flexible Access | Abbonamento da 200 mila–1 mln $/anno | Accesso all’intero portafoglio durante lo sviluppo |
Struttura dei costi RISC-V
| Componente | Costo |
|---|---|
| Licenza ISA | 0 $ — open source (licenza BSD) |
| IP dei soft core | 0 $ (open source: VexRiscv, PicoRV32, NEORV32) fino a 50 mila–500 mila $ (commerciali: SiFive, Andes) |
| Strumenti di sviluppo | 0 $ (GCC, OpenOCD) fino a 5 mila–20 mila $ (IDE commerciali) |
| Iscrizione a RISC-V International | 0 $ (community) fino a 250 mila $/anno (membro strategico) |
Impatto dei costi su scala
| Volume di produzione | Onere di royalty ARM | Risparmi RISC-V |
|---|---|---|
| 10.000 unità | ~2.000–20.000 € | Vantaggio trascurabile |
| 100.000 unità | ~20.000–200.000 € | Risparmi significativi |
| 1.000.000 di unità | ~200.000–2.000.000 € | Rilevanti — possono finanziare lo sviluppo personalizzato |
| 10.000.000 di unità | ~2 mln–20 mln € | Enormi — è il motivo per cui l’adozione di RISC-V accelera su larga scala |
Spunto chiave: per i prodotti IoT a basso volume (<50K unità), la differenza di costo è trascurabile: scegliete in base all’ecosistema. Per l’IoT consumer ad alto volume (>500K unità), i risparmi sulle licenze di RISC-V diventano un vantaggio strategico.
RISC-V su FPGA: il vantaggio esclusivo
Un ambito in cui RISC-V non ha equivalenti ARM è l’implementazione su FPGA. ARM non concede in licenza i propri core per la sintesi su FPGA (salvo rare eccezioni). I soft core RISC-V sono invece liberamente sintetizzabili:
Core RISC-V per FPGA più diffusi
| Core | Linguaggio | Architettura | Dimensione (LUT) | MHz (Artix-7) | Caratteristiche |
|---|---|---|---|---|---|
| PicoRV32 | Verilog | RV32IMC | ~1.500 | 250–400 | Ultra-compatto, ideale per il controllo |
| VexRiscv | SpinalHDL | RV32IMAFDC | 1.500–4.000 | 200–300 | Altamente configurabile, opzioni di pipeline |
| NEORV32 | VHDL | RV32IMACB_Zicsr | 3.000–5.000 | 100–200 | SoC completo con periferiche, documentazione eccellente |
| CVA6 (Ariane) | SystemVerilog | RV64IMAFDC | 30.000+ | 100–150 | In grado di eseguire Linux, di classe applicativa |
| Ibex | SystemVerilog | RV32IMC | 3.000–4.000 | 200+ | lowRISC/Google, orientato alla sicurezza |
Perché è importante: potete inserire un processore RISC-V all’interno del vostro FPGA insieme ad acceleratori hardware personalizzati, eseguendo il firmware per la configurazione e il controllo mentre la logica programmabile dell’FPGA gestisce l’elaborazione dei segnali in tempo reale. È l’architettura alla base delle moderne piattaforme di Edge AI e degli strumenti software-defined.
In Inovasense impieghiamo regolarmente soft core RISC-V nelle nostre progettazioni FPGA per l’elaborazione del piano di controllo, la gestione dei protocolli e la configurazione, eliminando la necessità di un MCU separato sulla scheda.
Sovranità dell’UE e considerazioni strategiche
La prospettiva europea
L’UE ha reso le architetture aperte una priorità strategica:
- European Processor Initiative (EPI) — sviluppo di processori HPC e automotive basati su RISC-V con oltre 240 milioni di euro di finanziamenti UE
- EU Chips Act — investimento da 43 miliardi di euro che sostiene esplicitamente l’hardware e i progetti open source che riducono la dipendenza dai fornitori di IP extra-UE
- Progetto DARE — RISC-V finanziato dall’UE per applicazioni spaziali
- OpenHW Group (con sede in Europa) — sviluppo collaborativo di core RISC-V (famiglia CORE-V)
Per le aziende hardware europee, RISC-V offre una via verso l’indipendenza architetturale: nessuna dipendenza da un singolo fornitore di IP britannico/giapponese (Arm Holdings, di proprietà di SoftBank) per il cuore del proprio prodotto.
Implicazioni dei controlli sulle esportazioni
In base alle norme UE sul duplice uso, l’architettura del processore in sé generalmente non è soggetta a controlli, ma le estensioni personalizzate per la crittografia o l’elaborazione dei segnali possono richiedere una licenza all’esportazione. La trasparenza di RISC-V (open source, verificabile) può in realtà semplificare i processi di certificazione di sicurezza rispetto all’IP chiuso di ARM.
Diversificazione della catena di approvvigionamento
I chip ARM provengono da un insieme limitato di fornitori (ST, NXP, TI, Nordic, ecc.). Il silicio RISC-V è disponibile da una catena di approvvigionamento più ampia e diversificata:
- Cina — Espressif, Bouffalo Lab, WCH, Allwinner (IoT ottimizzato per i costi)
- Europa — Codasip, Andes (via TSMC EU), GreenWaves (orientato all’AI)
- USA/globale — SiFive, Microchip (PolarFire SoC), Qualcomm (in fase di valutazione di RISC-V)
Questa diversità riduce il rischio legato al singolo fornitore, una lezione che molte aziende hanno appreso durante la carenza di chip del 2021–2023.
Quadro decisionale: quando scegliere quale
Scegliete ARM quando:
✅ Il time-to-market è critico — l’ecosistema maturo di ARM significa meno debugging, più codice già disponibile, sviluppo più rapido ✅ Vi servono librerie collaudate e ottimizzate — DSP, inferenza ML, controllo motori con codice ottimizzato dal fornitore ✅ State sviluppando su una base di codice ARM esistente — il porting da Cortex-M a Cortex-M è banale; il porting su RISC-V richiede impegno ✅ Vi serve la sicurezza TrustZone — la TrustZone di ARM è matura e certificata (PSA Level 2+) ✅ Processore applicativo ad alte prestazioni — la serie Cortex-A è ancora 2–3 anni avanti rispetto a RISC-V ✅ Il vostro team ha competenze ARM — i costi di riqualificazione sono reali
Scegliete RISC-V quando:
✅ Il costo per unità è critico — le royalty pari a zero si cumulano agli alti volumi ✅ Vi servono istruzioni personalizzate — accelerazione AI, crittografia personalizzata, elaborazione specifica per dominio ✅ State implementando su FPGA — i soft core RISC-V sono gratuiti, ARM non è disponibile ✅ La sovranità dell’UE è importante — ISA open source senza dipendenza da un fornitore ✅ Progetto a bassissimo consumo — riducete l’ISA al minimo indispensabile, eliminate la logica non utilizzata ✅ State realizzando un prodotto su silicio — i progettisti di SoC risparmiano milioni in licenze ✅ Ciclo di vita del prodotto lungo (oltre 10 anni) — nessun rischio che il fornitore dell’ISA modifichi i termini o aumenti i canoni
L’approccio ibrido
Molti progetti sofisticati utilizzano entrambe le architetture:
- RISC-V per il piano di controllo in tempo reale (piccolo, deterministico, privo di licenza)
- ARM per il piano applicativo (Linux, GUI, networking, inferenza AI)
- FPGA per l’accelerazione hardware (elaborazione dei segnali, interfacce personalizzate)
Questo approccio eterogeneo è sempre più comune nei prodotti industriali e nei sistemi automotive.
Confronto sulla sicurezza
| Funzione di sicurezza | ARM | RISC-V |
|---|---|---|
| Esecuzione affidabile | TrustZone (matura, certificata) | PMP + sPMP (funzionale, meno maturo) |
| Secure Boot | Implementazioni collaudate | Disponibile, dipende dal fornitore |
| Resistenza ai side-channel | Ricerca estesa, mitigazioni | Ricerca in crescita, alcune lacune |
| Verifica formale | Limitata (codice chiuso) | Possibile (l’open source consente un audit completo) |
| Prontezza post-quantum | Dipende dal fornitore | Possibile tramite estensioni personalizzate |
| Conformità al CRA | Diretta con TrustZone | Raggiungibile con una progettazione attenta |
Spunto chiave per le applicazioni critiche per la sicurezza: oggi la storia di ARM in materia di sicurezza è più matura. Ma l’apertura di RISC-V consente un audit di sicurezza più approfondito: potete verificare ogni singolo transistor, cosa impossibile con l’IP chiuso di ARM. Per la difesa e le infrastrutture critiche, questa trasparenza è sempre più apprezzata.
Come iniziare con RISC-V
Se state valutando RISC-V per un nuovo progetto:
Hardware per partire subito
| Scheda | Chip | Prezzo | Ideale per |
|---|---|---|---|
| ESP32-C3-DevKitM | ESP32-C3 (RV32IMC) | 8 € | IoT Wi-Fi/BLE, compatibile Arduino |
| Milk-V Duo | CV1800B (RV64GCV + ARM A53) | 9 € | Linux + RTOS, doppia architettura |
| Sipeed Longan Nano | GD32VF103 (RV32IMAC) | 5 € | Embedded bare-metal, simile a STM32 |
| SiFive HiFive Unmatched | SiFive U74 (RV64GC) | 600 € | Linux desktop, sviluppo SW |
| Digilent Arty A7 + VexRiscv | Soft core su FPGA | 130 € | Prototipazione di SoC RISC-V personalizzati |
Percorso di apprendimento
- Iniziate con ESP32-C3 — ambiente Arduino/PlatformIO familiare, Wi-Fi/BLE inclusi
- Provate il bare-metal — scrivete il codice di avvio, comprendete i CSR, configurate gli interrupt del timer
- Aggiungete un RTOS — portate FreeRTOS o Zephyr per comprendere le differenze dell’HAL rispetto ad ARM
- Passate all’FPGA — sintetizzate VexRiscv o NEORV32 su una scheda Arty e personalizzate il SoC
Domande frequenti
RISC-V sostituirà ARM?
Non nel breve
Fonti e riferimenti ufficiali
- Cyber Resilience Act — Regulation (EU) 2024/2847 — EUR-Lex (Gazzetta ufficiale dell'UE)
- EU Dual-Use Regulation — Regulation (EU) 2021/821 — EUR-Lex (Gazzetta ufficiale dell'UE)