Das V-Modell in der Elektronikentwicklung

Q: Was ist das V-Modell in der Hardwareentwicklung?

Das V-Modell ist die etablierte Methodik der Systementwicklung, bei der jeder Entwurfsphase (linke Seite des V) eine entsprechende Verifikationsphase (rechte Seite) gegenübersteht. Der Prozess fließt von den Anforderungen über die Architektur und das Design bis zur Implementierung nach unten und dann über die Unit-Verifikation, die Integrationstests und die Systemvalidierung wieder nach oben. In der Elektronik verhindert dieser Ansatz kostspielige Respins, da jede Phase vor dem Übergang zur nächsten anhand ihrer Spezifikationen validiert wird.

Q: Wie unterscheidet sich das V-Modell von der agilen Entwicklung?

Agile Entwicklung geht von kostengünstigen Iterationen aus – Softwarefehler werden in Stunden behoben und neu bereitgestellt. Eine Hardware-Iteration kostet 5.000–50.000 € pro PCB-Respin und führt zu 4–8 Wochen Verzögerung. Das V-Modell verlagert Verifikationsaktivitäten an den Anfang, sodass Designfehler vor der Fertigung erkannt werden. Die beiden Methoden schließen sich nicht gegenseitig aus: Firmware in Hardwareprojekten nutzt oft agile Sprints innerhalb eines übergeordneten V-Modell-Rahmens.

Q: Wie viel kostet ein PCB-Respin?

Ein typischer Respin einer 4–8-Lagen-Leiterplatte kostet 5.000–50.000 €, einschließlich Prototypenfertigung, Bestückung, Bauteile, Nachbesserung durch die Entwicklungsabteilung und erneute Verifikation am Prüfplatz. Hinzu kommen 4–8 Wochen Projektverzögerung. Bei HF- oder High-Speed-Designs über 1 GHz erreichen die Kosten für einen Respin aufgrund spezieller Fertigungs- und EMV-Nachprüfungsanforderungen 30.000–100.000 € und mehr.

Q: Ist das V-Modell für die Zertifizierung nach ISO 26262 oder DO-254 erforderlich?

Normen für funktionale Sicherheit (ISO 26262 für die Automobilindustrie, IEC 61508 für die Industrie, DO-254 für die Luftfahrtelektronik) schreiben explizit eine phasenbasierte Entwicklung mit Rückverfolgbarkeit zwischen Anforderungen, Design und Verifikation vor – was dem V-Modell entspricht. Ohne eine V-Modell-Dokumentation werden Zertifizierungsaudits scheitern. Die Normen bezeichnen es nicht als V-Modell, fordern aber dessen Kernstruktur.

Q: Was sind die Verifikationsphasen des V-Modells für Hardware?

Fünf Verifikationsphasen spiegeln die Entwurfsphasen wider: (1) Unit-Verifikation – Überprüfung des Schaltplans, Simulation, Validierung der Bauteilauswahl; (2) PCB-Verifikation – Design-Rule-Checks, Simulation der Signalintegrität, Überprüfung der Herstellbarkeit; (3) Integrationstests – Erstbemusterung, funktionale Inbetriebnahme; (4) Systemvalidierung – Umwelttests, EMV-Vorkonformitätsprüfungen, Charakterisierung der Leistungsfähigkeit; (5) Abnahmetests – Kundenabnahme anhand der ursprünglichen Anforderungen.

Q: Wie lange dauert ein Hardwareprojekt nach dem V-Modell typischerweise?

Typischer Zeitplan: 2–4 Wochen für Anforderungen und Architektur, 4–8 Wochen für detailliertes Design und Simulation, 4–6 Wochen für die Fertigung und Inbetriebnahme des ersten Prototyps, 4–8 Wochen für Integration und Iteration, 4–6 Wochen für Zertifizierungsprüfungen. Insgesamt 18–32 Wochen für Produkte mittlerer Komplexität. Projekte in den Bereichen Verteidigung und Medizintechnik mit formaler Verifikation dauern 12–24 Monate.

Q: Kann das V-Modell auf in Hardware eingebettete Firmware angewendet werden?

Ja – und das sollte es auch. Eingebettete Firmware in Hardwareprojekten folgt der gleichen Disziplin des V-Modells: Firmware-Anforderungen, die von den Systemanforderungen abgeleitet sind, Unit-Tests gegen Modulspezifikationen, Hardware-in-the-Loop-Integrationstests, vollständige Systemvalidierung. Die beiden Stränge (Leiterplatte und Firmware) werden auf Systemebene durch gemeinsame Gate-Reviews integriert.

Q: Welche Metriken werden bei Hardwareprojekten nach dem V-Modell verfolgt?

Kernmetriken: Abdeckung der Anforderungsrückverfolgbarkeit (Ziel >95 %), Erfolgsquote bei Design-Rule-Checks, Simulationsabdeckung (Signalintegrität, thermisch, Leistung), Ergebnisse der EMV-Erstprüfung, Defektdichte des Prototyps, Terminabweichung vom Gate-Plan und Budgetabweichung. Bei sicherheitskritischen Projekten: Abdeckung der formalen Verifikation und strukturelle Abdeckung der Hardwarelogik.

Vladimír Vician

Was ist das V-Modell in der Elektronikentwicklung?

Das V-Modell ist die etablierte Methodik der Systementwicklung für die Hardwareentwicklung, bei der jeder Entwurfsphase auf der linken Seite des „V“ eine entsprechende Verifikationsphase auf der rechten Seite gegenübersteht. Im Gegensatz zur agilen Softwareentwicklung (bei der Iterationen kostengünstig sind) ist eine Hardware-Iteration teuer – ein PCB-Respin kostet 5.000–50.000 € und verzögert ein Projekt um 4–8 Wochen. Ein umfassender, strukturierter Ansatz ist kein bürokratischer Mehraufwand, sondern der einzige Weg, um Hardware planbar, termingerecht und im Budget zu liefern.

Warum Hardwareprojekte scheitern

Bevor wir die Methodik untersuchen, lohnt es sich zu verstehen, was bei Projekten schiefgeht, die keiner Methodik folgen:

Fehlerart	Ursache	Kosten bei später Entdeckung
EMV-Nichtkonformität	Keine Vorkonformitätsprüfung vor dem Zertifizierungslabor	3.000–5.000 € pro fehlgeschlagener Prüfung + 4–8 Wochen für Respin
Thermische Abschaltung	Keine thermische Simulation, funktioniert bei 25 °C, fällt aber bei 55 °C aus	Neuentwurf der Leiterplatte, neue Werkzeuge für Kühlkörper/Gehäuse
Instabilität der Stromversorgung	Unzureichende Entkopplung, fehlende SPICE-Simulation	Respin der Platine, potenzielle Bauteilschäden im Feld
Bauteilabkündigung	Keine Lebenszyklusprüfung der BOM-Komponenten	Neuentwurf mit Ersatzteil, neue PCB-Revision
Regulatorische Lücke	Zertifizierungsanforderungen nicht in der Architektur berücksichtigt	Grundlegende Änderung der Architektur, Neustart des Projekts

Jeder dieser Fehler ist durch eine sorgfältige Vorausplanung und eine strukturierte Verifikation vermeidbar.

Das V-Modell in der Praxis

Linke Seite: Design-Dekomposition

1. Anforderungsdefinition (2–4 Wochen)

Funktionale Anforderungen (was das Produkt tun muss)
Nicht-funktionale Anforderungen (Temperaturbereich, EMV-Klasse, IP-Schutzart, benötigte Zertifizierungen)
Schnittstellenspezifikationen (Steckverbinder, Kommunikationsprotokolle, mechanische Randbedingungen)
Abbildung der regulatorischen Anforderungen (CE, FCC, MIL-STD, Medizinklasse, ATEX-Zone)

2. Systemarchitektur (1–2 Wochen)

Blockschaltbild mit definierten Schnittstellen zwischen den Subsystemen
Vergleichsstudie zur Technologieauswahl (MCU vs. SoC vs. FPGA, Funkprotokoll, Sensorauswahl)
Analyse des Leistungsbudgets (Gesamtstromaufnahme, Batterieauslegung, Schätzung der Wärmeabfuhr)
Vorläufige Stückliste (BOM) mit Überprüfung der Verfügbarkeit und Lieferzeit von Bauteilen

3. Detailliertes Design (4–8 Wochen)

Schaltplanerstellung in Altium Designer oder KiCad
PCB-Layout mit impedanzkontrolliertem Lagenaufbau für High-Speed-Signale
SPICE-Simulation der Stromversorgung, analoger Schaltungen und kritischer Signalpfade
Signalintegritätssimulation für DDR, High-Speed-Seriell- und HF-Leiterbahnen (HyperLynx, Ansys HFSS)
Mechanische Integration (3D-Modell, thermische Simulation, DFM-Review)

Unterseite des V: Realisierung

4. Prototypenfertigung (3–6 Wochen)

Leiterplattenfertigung (typischerweise 4–6 Lagen, FR-4 oder Rogers für HF)
Bauteilbeschaffung und Wareneingangsprüfung
SMT-Bestückung (Pick-and-Place, Reflow, THT)
Erste Inbetriebnahme und Power-On-Tests

Rechte Seite: Verifikation (entspricht den Designphasen)

5. Unit-Tests (verifiziert das detaillierte Design)

Verifikation einzelner Subsysteme (Ausgangsspannung, Restwelligkeit, Effizienz der Stromversorgung)
Peripheriekommunikation (SPI, I²C, UART, CAN-Wellenformanalyse mit Logikanalysator)
Leistungsfähigkeit analoger Schaltungen (Verstärkung, Bandbreite, Rauschpegel)

6. Integrationstests (verifiziert die Systemarchitektur)

Vollständige funktionale Tests des Gesamtsystems
Firmware-Integration und systemweites Debugging
Validierung von Kommunikationsprotokollen (Tests der Funkreichweite, Paketfehlerrate)
Profiling der Leistungsaufnahme (Nordic PPK2 oder Otii Arc für Messungen im µA-Bereich)

7. Systemverifikation (verifiziert die Anforderungen)

EMV-Vorkonformitätsprüfungen (leitungsgebundene/gestrahlte Störaussendungen, Störfestigkeit)
Umwelttests (Temperaturwechseltests -40 °C bis +85 °C, Vibration nach IEC 60068, Feuchtigkeit)
Sicherheitstests (Spannungsfestigkeit, Ableitstrom, Schutzleiterdurchgängigkeit nach EN 62368-1)
Einreichung zur regulatorischen Zertifizierung (CE-Kennzeichnung, FCC Part 15, branchenspezifische Zertifizierungen)

8. Abnahmetests (verifiziert die Anforderungsdefinition)

Validierung der Kundenabnahmekriterien
Feldversuch / Pilot-Inbetriebnahme
Überprüfung der Produktionsreife

Kommunikation: Der verborgene Erfolgsfaktor

Bei ausgelagerter Entwicklung bestimmt die Qualität der Kommunikation direkt die Projektergebnisse:

Wöchentliche Statusberichte – Fortschritt im Vergleich zum Meilensteinplan, offene Risiken, benötigte Entscheidungen
Design-Review-Meetings – Formale Reviews an jedem Gate (CR, DR, PR, DV, PV) mit dokumentierten Protokollen und Aktionspunkten
Issue-Tracking – Jeder Fehler, jede Designfrage und jede Änderungsanforderung wird mit Priorität und Verantwortlichem nachverfolgt
Änderungssteuerung – Jede Anforderungsänderung nach dem Design-Review erfordert eine formale Änderungsanforderung mit Folgenabschätzung (Kosten, Zeitplan, Zertifizierung)

Die teuersten Worte in der Hardwareentwicklung sind „wo wir gerade dabei sind, können wir auch …?“, wenn es keinen entsprechenden Änderungssteuerungsprozess gibt.

Qualitätsmetriken, die wir verfolgen

Metrik	Ziel	Warum sie wichtig ist
First-Pass-Yield	>95 %	Misst die Fertigungsqualität und die Robustheit des Designs
Erfolgsquote bei EMV-Vorkonformitätsprüfung	>80 % im ersten Versuch	Frühe Tests decken Probleme vor teuren Laborbesuchen auf
Rückverfolgbarkeit der Anforderungen	100 % Abdeckung	Jede Anforderung hat einen entsprechenden Test
Abdeckung durch Zweitquellen in der Stückliste	>90 % der Positionen	Resilienz der Lieferkette
Abschluss der Aktionspunkte aus Design-Reviews	100 % vor dem nächsten Gate	Ungelöste Punkte summieren sich zu Fehlern in späten Phasen

Bei Inovasense ist das V-Modell kein Dokument – es ist die Struktur jedes Projekts. Jedes Meilenstein-Gate hat definierte Eingangs- und Ausgangskriterien, und wir gehen erst weiter, wenn die Ergebnisse des vorherigen Gates vollständig und überprüft sind. Dieser disziplinierte Ansatz ist der Grund, warum unsere Projekte termingerecht geliefert werden und die Zertifizierung im ersten Anlauf bestehen. Kontaktieren Sie uns, um mit einer sorgfältigen Überprüfung Ihrer Anforderungen zu beginnen.

Quellen und offizielle Verweise

ATEX Directive — 2014/34/EU — EUR-Lex (Amtsblatt der EU)