Služby Pokročilého Návrhu a Inžinieringu FPGA

Návrh FPGA (Field Programmable Gate Array) je proces vytvárania zákazkových digitálnych obvodov na rekonfigurovateľnom kremíku. Na rozdiel od ASIC s pevnou funkciou možno FPGA preprogramovať v teréne, vďaka čomu sú ideálne pre výrobu v malých až stredných objemoch, obranné systémy vyžadujúce hardvérovú bezpečnosť a aplikácie vyžadujúce deterministické spracovanie v reálnom čase so sub-mikrosekundovou latenciou.

Inovasense poskytuje komplexné služby návrhu FPGA — od vývoja RTL cez verifikáciu, syntézu až po nasadenie — s využitím štandardných nástrojov od AMD (Xilinx), Intel (Altera), Lattice Semiconductor a Microchip.

Prečo FPGA namiesto tradičných prístupov?

Výber správnej platformy spracovania je kritickým rozhodnutím architektúry. Takto obstoja FPGA v roku 2026:

Faktor	FPGA	Mikrokontrolér	ASIC
Time-to-market	3–6 mesiacov	1–3 mesiace	12–24 mesiacov
NRE náklady	Nízke–Stredné	Veľmi nízke	Veľmi vysoké (>500 tis. €)
Cena za jednotku (10 tis. ks)	5 € – 200 €	1 € – 20 €	0,50 € – 5 €
Rekonfigurovateľnosť	Áno (update v teréne)	Iba firmvér	Nie
Deterministická latencia	<1 µs (hardvérová)	10–100 µs	<1 µs
Hardvérová bezpečnosť	Žiadny softvérový útočný povrch	Softvérová	Žiadny softvérový útočný povrch
AI akcelerácia	Vlastný datapath (INT8/INT4)	Obmedzené NPU	Pevná architektúra
Životnosť	15–25 rokov dodávky	7–10 rokov dodávky	Zákazková (garantovaná)

Kedy zvoliť FPGA: Spracovanie signálu v reálnom čase (radar, lidar, SDR), vlastná kryptografická akcelerácia, premostenie protokolov, obrana/letectvo (DO-254), AI inferencia s vlastnými dátovými cestami a aplikácie vyžadujúce bezpečnosť zakotvenú v hardvéri bez útoku na OS.

Naše Schopnosti v Návrhu FPGA

Vývoj RTL a Verifikácia

Vyvíjame syntetizovateľné RTL vo VHDL a SystemVerilog, podľa štruktúrovanej metodiky V-modelu:

• Špecifikácia architektúry — Funkčná dekompozícia, definície rozhraní, analýza domén hodín
• Kódovanie RTL — Parametrizované, opakovane použiteľné IP bloky podľa smerníc kódovania (napr. Xilinx UG901)
• Simulácia a verifikácia — Samokontrolné testbench, constrained-random verifikácia, pokrytie kódu >95%
• Formálna verifikácia — Kontrola vlastností pre bezpečnostne kritické logické cesty pomocou Jasper/VC Formal
• Uzavretie časovania (Timing closure) — Multi-corner STA (Statická časová analýza) zabezpečujúca spoľahlivú prevádzku naprieč PVT podmienkami
• Analýza CDC — Verifikácia prechodu medzi doménami hodín pre viac-hodinové návrhy

Podporované Platformy FPGA (2026)

Výrobca	Rodiny	Kľúčová Vlastnosť	Nástroje
AMD/Xilinx	Versal AI Edge, Versal Premium, Kintex UltraScale+, Zynq SoC	Pole AI Engine, hardened NoC	Vivado, Vitis Unified
Intel/Altera	Agilex 7, Agilex 5, Stratix 10	CXL 2.0, HBM2e	Quartus Prime Pro
Lattice	Avant-G, CertusPro-NX, CrossLink-NX	Ultra-nízka spotreba (<75 mW)	Radiant, Propel
Microchip	PolarFire SoC, RT PolarFire	RISC-V + FPGA, radiačne odolné	Libero SoC
Efinix	Titanium Ti180	RISC-V + FPGA, nízka cena	Efinity

Návrh Zákazkového Hardvéru

Mimo samotnej štruktúry FPGA navrhujeme kompletný systém:

• Návrh viacvrstvových PCB — 4–20 vrstvové stackupy, riadená impedancia, analýza integrity vysokorýchlostného signálu (DDR5, PCIe Gen5, 112G SerDes, LVDS)
• Siete napájania (PDN) — Regulátory Point-of-load, sekvencovanie, simulácia integrity napájania (PDN analýza)
• Integrácia Chipletov — UCIe (Universal Chiplet Interconnect Express) a multi-die návrhy pre architektúry novej generácie
• Sourcing komponentov — Preferovaný dodávateľský reťazec EÚ so stratégiou druhého zdroja a analýzou uhlíkových nákladov CBAM
• Tepelný manažment — CFD analýza pre pasívne a aktívne chladenie, vrátane parných komôr a kvapalinového chladenia pre vysokovýkonné FPGA

Aplikácie FPGA, ktoré Dodávame

• Zákazkové kryptografické akcelerátory — AES-256-GCM, SHA-3, Post-kvantová kryptografia (ML-KEM, ML-DSA) v hardvéri, dosahujúce priepustnosť >100 Gbps
• Spracovanie signálu v reálnom čase — Kompresia radarových impulzov, digitálne formovanie lúča, adaptívne filtrovanie pri >5 GSPS
• Premostenia protokolov — PCIe Gen5, CXL 2.0, Ethernet 100G, vlastné sériové protokoly, zachovanie starších rozhraní
• Akcelerátory AI inferencie — Vlastné dátové cesty INT8/INT4 dosahujúce >20 TOPS/W na Versal AI Edge
• Riadenie motorov a výkonová elektronika — FOC (Field-Oriented Control), budiče hradiel GaN/SiC s mŕtvym časom <10 ns
• Software-Defined Radio (SDR) — Širokopásmové digitálne front-endy, channelizery, kognitívne rádio pre zdieľanie spektra

Náš Inžiniersky Proces

Riadime sa fázovaným vývojovým procesom v súlade s metodikou V-modelu:

1. Požiadavky a Architektúra — Workshopy so stakeholdermi, delenie systému, dokumenty riadenia rozhraní (ICD)
2. Detailný Dizajn — Dokumenty blokového návrhu, plánovanie simulácie, odhad zdrojov
3. Implementácia — Kódovanie RTL, syntéza, place-and-route, uzavretie časovania
4. Verifikácia — Simulácia, formálna verifikácia, testovanie hardware-in-the-loop (HIL)
5. Validácia — Testovanie na cieľovom hardvéri s produkčným hardvérom, environmentálne testovanie podľa MIL-STD-810H alebo IEC 60068
6. Transfer do Výroby — Programovacie súbory, postupy výrobného testovania, správa sériových čísel, podpora OTA aktualizácií

Súlad a Certifikácia

• DO-254 — Zabezpečenie návrhu pre leteckú elektroniku založenú na FPGA (DAL A–E)
• IEC 61508 — Funkčná bezpečnosť pre priemyselné FPGA aplikácie (SIL 1–4)
• Nariadenie EÚ o tovare dvojakého použitia (2021/821) — Súlad s exportnými predpismi pre kontrolované technológie FPGA, vrátane aktualizácií kontrolného zoznamu 2025 pre zariadenia s >50K LUT
• Zákon o čipoch EÚ (2023/1781) — Súlad s cieľmi EÚ v oblasti polovodičovej suverenity
• Zákon o kybernetickej odolnosti EÚ (2024/2847) — Bezpečný životný cyklus vývoja pre pripojené produkty založené na FPGA
• Označenie CE — EMC (EN 55032/55035) a bezpečnosť (EN 62368-1) pre prístup na trh EÚ
• REACH & RoHS — Úplný materiálový súlad s pripravenosťou na reporting CBAM

Všetky FPGA IP vyvinuté spoločnosťou Inovasense sú navrhnuté a verifikované v Európskej únii, s plným vlastníctvom IP ponechaným klientovi. V bezpečnostne kritických návrhoch sa nepoužívajú žiadne neoverené IP bloky tretích strán.