RISC-V — Architektúra procesorov s otvoreným štandardom
RISC-V (vyslovuje sa „risk-five“) je architektúra inštrukčnej sady (ISA) s otvoreným štandardom založená na princípoch počítačov s redukovanou inštrukčnou sadou (RISC). Na rozdiel od proprietárnych ISA, ako sú ARM a x86, je RISC-V voľne dostupná pod licenciou open source (otvorený zdrojový kód) — ktokoľvek teda môže navrhovať, vyrábať a predávať procesory RISC-V bez platenia licenčných poplatkov.
Prečo na RISC-V záleží
| Aspekt | RISC-V | ARM | x86 |
|---|---|---|---|
| Licencia | Otvorená, bez licenčných poplatkov | Licencovaná (poplatky za jadro alebo za kus) | Proprietárna (iba Intel/AMD) |
| Prispôsobenie | Úplné — možno pridávať vlastné inštrukcie | Obmedzené — iba šablóny ARM | Žiadne |
| Správa | RISC-V International (švajčiarska nadácia) | ARM Holdings (SoftBank) | Intel Corporation |
| Suverenita | Žiadna závislosť od jedného dodávateľa (vendor lock-in) | Licencovanie zo Spojeného kráľovstva | So sídlom v USA |
| Náklady na zavedenie | Nulové licenčné poplatky | Od 1 mil. USD za architektonickú licenciu | Nedostupné |
RISC-V je jediná významná ISA, pri ktorej špecifikáciu nekontroluje žiadna jednotlivá krajina ani korporácia — preto je strategickou voľbou pre európsku polovodičovú suverenitu.
Prehľad architektúry RISC-V
Modulárny návrh
RISC-V používa modulárnu ISA — malú základnú inštrukčnú sadu s voliteľnými štandardnými rozšíreniami:
| Rozšírenie | Názov | Účel |
|---|---|---|
| RV32I / RV64I | Base Integer | Základné celočíselné operácie (32-bitové alebo 64-bitové) |
| M | Multiply/Divide | Hardvérové násobenie a delenie |
| A | Atomic | Atomické pamäťové operácie (synchronizácia viacerých jadier) |
| F / D | Floating-Point | Pohyblivá rádová čiarka s jednoduchou/dvojnásobnou presnosťou |
| C | Compressed | 16-bitové inštrukcie pre vyššiu hustotu kódu (IoT) |
| V | Vector | SIMD/vektorové spracovanie (AI, DSP) |
| B | Bit-manipulation | Kryptografia, akcelerácia kompresie |
| H | Hypervisor | Podpora hardvérovej virtualizácie |
Najbežnejším profilom pre embedded systémy je RV32IMAC (32-bitový, s inštrukciami násobenia, atomickými a komprimovanými inštrukciami).
RISC-V vs. ARM — Podrobné porovnanie
| Faktor | RISC-V | ARM Cortex |
|---|---|---|
| Licenčný model | Bezplatný, otvorený štandard | Licenčný poplatok za kus alebo za jadro |
| Vlastné rozšírenia | Úplná sloboda pridávať vlastné inštrukcie | Obmedzené na vopred definované konfigurácie |
| Vyspelosť ekosystému | Rýchlo rastie (GCC, LLVM, hlavná vetva Linuxu) | Vyspelý (viac ako 20 rokov) |
| Bezpečnostné rozšírenia | Vlastné implementácie podobné TrustZone | ARM TrustZone (štandardizované) |
| Rozšírenia pre AI/ML | RISC-V Vector (RVV), vlastné akcelerátory | ARM Ethos, Helium, SVE2 |
| Európska podpora | EPI, OpenHW Foundation (Eclipse), financovanie z CHIPS-JU | Široko používaná, ale nie suverénna |
RISC-V v Európe — Polovodičová suverenita
Európska únia označila RISC-V za strategickú technológiu na zníženie závislosti od polovodičového duševného vlastníctva (IP) z krajín mimo EÚ:
- European Processor Initiative (EPI) — Vyvíja procesory založené na RISC-V pre HPC a automobilový priemysel.
- CHIPS Joint Undertaking (CHIPS-JU) — Financovanie z EÚ pre pilotné linky a návrhové centrá RISC-V.
- OpenHW Foundation (predtým OpenHW Group) — Globálne konzorcium pod záštitou nadácie Eclipse Foundation registrovanej v EÚ, ktoré vyvíja verifikované jadrá RISC-V priemyselnej triedy (rodina CORE-V).
- Barcelona Supercomputing Center — Európske akcelerátory pre HPC založené na RISC-V.
RISC-V na FPGA
Jadrá RISC-V sa na FPGA často implementujú na tieto účely:
- Prototypovanie vlastných SoC — Validácia rozšírení procesora pred odovzdaním ASIC do výroby (tape-out).
- Procesory typu soft-core — Nasadenie konfigurovateľných jadier RISC-V vo výrobkoch založených na FPGA.
- Hardvérová bezpečnosť — Vlastné bezpečnostné rozšírenia bez problémov s dôverou v IP tretích strán.
- Vzdelávanie a výskum — Otvorené jadrá ako PicoRV32, VexRiscv, CVA6 (Ariane).
| Jadro | Jazyk | Pipeline | Cieľ |
|---|---|---|---|
| PicoRV32 | Verilog | Viaccyklová (~4 cykly na inštrukciu), optimalizovaná na veľkosť | Veľmi malé FPGA (iCE40) |
| VexRiscv | SpinalHDL | Konfigurovateľná | Flexibilné embedded systémy |
| CVA6 (Ariane) | SystemVerilog | 6 stupňov, 64 bitov | SoC schopný spustiť Linux |
| BOOM | Chisel | Superskalárna, OoO | Výskum v oblasti vysokého výkonu |
Súvisiace pojmy
- FPGA — Platforma na prototypovanie a nasadzovanie jadier RISC-V.
- SoC — Obvody typu System-on-Chip, ktoré čoraz častejšie používajú jadrá RISC-V.
- Edge AI — Vektorové rozšírenia RISC-V umožňujú efektívnu AI priamo v zariadení.
RISC-V je ústredným prvkom našej stratégie hardvérovej suverenity EÚ — použitie jadier s otvorenou ISA na kremíku z európskych zdrojov odstraňuje závislosť od licencovania IP z krajín mimo EÚ. Naše služby návrhu FPGA zahŕňajú integráciu soft-core jadier RISC-V pre embedded systémy, ktoré vyžadujú auditovateľné procesorové architektúry bez licenčných poplatkov.
Oficiálne referencie
- RISC-V International — oficiálna špecifikácia — RISC-V International