Skip to content
Inovasense

RTL Design

Register-Transfer Level (RTL) Design — Hlavná úroveň abstrakcie hardvérového návrhu, kde inžinieri popisujú digitálnu logiku ako tok dát medzi registrami.

RTL Design — Register-Transfer Level

RTL (Register-Transfer Level) návrh je primárna abstrakcia používaná hardvérovými inžiniermi na popis digitálnych obvodov. Na tejto úrovni je návrh vyjadrený ako tok dát medzi hardvérovými registrami (klopné obvody) a kombinačnou logikou (aritmetika, multiplexery, komparátory), ktorá transformuje dáta medzi hodinovými cyklami.

Prečo je RTL dôležitý?

RTL je „zdrojový kód” hardvéru. Rovnako ako softvéroví inžinieri píšu C++ alebo Python a kompilujú ho do strojového kódu, hardvéroví inžinieri píšu RTL vo VHDL alebo SystemVerilog a syntetizujú ho do fyzických logických hradiel na FPGA alebo ASIC.

Úroveň abstrakciePopisPríklad
Systémová úroveňAlgoritmické správanie„Filtruj signál”
RTL úroveňTok dát medzi registrami„V každom hodinovom cykle vynásob vstup koeficientom a akumuluj”
Úroveň hradielJednotlivé logické hradláAND, OR, XOR, prepojenia klopných obvodov
Fyzická úroveňTranzistory na kremíkuLayout, kovové vrstvy

Proces RTL návrhu

  1. Špecifikácia architektúry — Funkčná dekompozícia, definície rozhraní, analýza hodinových domén.
  2. Návrh mikroarchitektúry — Pipeline stupne, stavové automaty, šírka dátovej cesty.
  3. Kódovanie RTL — Písanie syntetizovateľného VHDL alebo SystemVerilog kódu.
  4. Funkčná verifikácia — Samokontrolné testbenche, pokrytie kódu (cieľ >95%).
  5. Syntéza — Preklad RTL do netliste logických prvkov.
  6. Časová analýza — Statická časová analýza (STA) pre overenie setup/hold obmedzení.
  7. Fyzická implementácia — Place & route a generovanie bitstreamu (FPGA) alebo príprava na výrobu (ASIC).

Metriky kvality RTL

MetrikaCieľVýznam
Pokrytie kódu>95%Zabezpečuje dôkladnú verifikáciu
Pokrytie prepínania>90%Potvrdzuje, že všetky signály boli testované
Lint varovaniaNulaZabraňuje nezhodám pri syntéze
Prechody hodinových doménVšetky preskúmanéPredchádza chybám metastability

Aplikácie RTL návrhu

  • FPGA systémy — Spracovanie signálov, komunikácie, priemyselné riadenie.
  • Vývoj ASIC — Verifikácia pred výrobou a prototypovanie.
  • Obrana a letectvo — DO-254 certifikovaný letecký hardvér.
  • AI akcelerátory — Vlastné inferenčné enginy pre edge nasadenie.

Súvisiace pojmy

  • VHDL — Jeden z dvoch primárnych jazykov na písanie RTL.
  • FPGA — Rekonfigurovateľné cieľové zariadenie pre RTL návrhy.
  • ASIC — Vlastný kremík, kde sa RTL používa na verifikáciu pred výrobou.

Súvisiace pojmy