V-Model � Metodol�gia syst�mov�ho in�inierstva
V-Model (Verifikacn� a validacn� model) je metodol�gia syst�mov�ho in�inierstva, kde ka�d� v�vojov� f�za na lavej strane �V” m� priamo zodpovedaj�cu testovaciu a verifikacn� f�zu na pravej strane. Je �tandardn�m pr�stupom pre bezpecnostne kritick� v�voj v letectve (DO-178C/DO-254), automobilovom priemysle (ISO 26262), obrane a priemyselnej automatiz�cii.
�trukt�ra V-Modelu
Po�iadavky -------------------- Akceptacn� testovanie
? ?
Syst�mov� n�vrh ------------ Syst�mov� testovanie
? ?
N�vrh architekt�ry ---- Integracn� testovanie
? ?
Detailn� n�vrh ---- Jednotkov� testovanie
? ?
Implement�cia
F�zy V-Modelu
| Lav� strana (V�voj) | Prav� strana (Verifik�cia) | Sledovatelnost |
|---|
| Anal�za po�iadaviek | Akceptacn� testovanie | Ka�d� po�iadavka m� pass/fail test |
| Syst�mov� n�vrh | Syst�mov� testovanie | Spr�vanie validovan� voci n�vrhu |
| N�vrh architekt�ry | Integracn� testovanie | Overenie rozhran� modulov |
| Detailn� n�vrh | Jednotkov� testovanie | Ka�d� komponent testovan� izolovane |
| Implement�cia | � (k�dovanie / v�roba) | � |
Preco V-Model pre hardv�r?
- Zmeny s� drah� � Na rozdiel od softv�ru, hardv�rov� chyby objaven� neskoro m��u st�t mili�ny (respin ASIC, re-layout PCB, re-certifik�cia).
- Sledovatelnost je povinn� � Bezpecnostn� normy (DO-254, ISO 26262) vy�aduj� �pln� sledovatelnost od po�iadaviek po d�kazy o verifik�cii.
- Vcasn� detekcia ch�b � Ka�d� f�za m� explicitn� rev�zne br�ny.
- Regulacn� s�lad � Certifikacn� autority (EASA, FAA, T�V) akceptuj� dokument�ciu V-Modelu.
V-Model vo v�voji FPGA
| F�za | Aktivity | V�stupy |
|---|
| Po�iadavky | Zachytenie funkcn�ch a v�konnostn�ch po�iadaviek | �pecifik�cia po�iadaviek |
| Architekt�ra | Rozdelenie na IP bloky, defin�cia rozhran� | Dokument architekt�ry, ICD |
| Detailn� n�vrh | RTL mikroarchitekt�ra, stavov� automaty | Dokument detailn�ho n�vrhu |
| Implement�cia | VHDL k�dovanie, synt�za, P&R | RTL zdrojov� k�d, bitstream |
| Jednotkov� testy | Simul�cia na �rovni blokov, pokrytie | Testovacie spr�vy |
| Integracn� testy | Multi-blokov� simul�cia | Integracn� spr�va |
| Syst�mov� testy | Hardware-in-the-loop, environment�lne testy | Akceptacn� spr�va |
V-Model vs. Agile
| Faktor | V-Model | Agile |
|---|
| N�klady na iter�ciu | Vysok� (fyzick� prototypy, certifik�cia) | N�zke (softv�rov� deployment) |
| Regulacn� akceptovanie | Vy�adovan� DO-254, ISO 26262 | Neakceptovan� pre certifik�ciu |
| Najlep�ie pre | Bezpecnostne kritick� HW a FW | Aplikacn� softv�r, UX iter�cia |
Modern� t�my pou��vaj� hybridn� pr�stup: V-Model pre hardv�r a kritick� firmv�r, Agile pre aplikacn� softv�r.
Normy vy�aduj�ce V-Model
| Norma | Dom�na |
|---|
| DO-254 | Leteck� hardv�r |
| DO-178C | Leteck� softv�r |
| ISO 26262 | Automobilov� priemysel |
| IEC 61508 | Priemyseln� funkcn� bezpecnost |
| IEC 62443 | Priemyseln� kybernetick� bezpecnost |
S�visiace pojmy
- FPGA � Hardv�rov� zariadenia vyv�jan� podla V-Modelu.
- RTL Design � Implementacn� f�za V-Modelu pre digit�lne obvody.
- PCB Design � N�vrh fyzick�ho hardv�ru podla rev�znych br�n V-Modelu.
- DO-254 � Leteck� norma vy�aduj�ca V-Model pre palubn� hardv�r.
Inovasense aplikuje metodol�giu V-Model napriec cel�m v�vojom hardv�ru � od n�vrhu FPGA s �plnou sledovatelnostou po�iadaviek a pokryt�m verifik�cie po riadenie �ivotn�ho cyklu produktov, ktor� koordinuje multidisciplin�rne t�my cez ka�d� f�zov� br�nu.
